PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-267613

(43)Date of publication of application: 24.09.1992

(51)Int.CI.

H03G 3/02

H03G 3/20

H04B 3/06

(21)Application number: 03-028310

(71)Applicant : NEC CORP

(22)Date of filing:

22.02.1991


(72)Inventor: INAMI DAIJIRO

(54) AGC CIRCUIT

(57)Abstract:

PURPOSE: To prevent the increase in an error rate even just after gain changeover by extremely decreasing the transient response due to a change in the gain of a gain variable amplifier circuit.

CONSTITUTION: The AGC circuit is provided with a gain variable amplifier circuit 101 whose gain characteristic is selected by a digital control signal and a filter circuit 102 receiving an output of the gain variable amplifier circuit 101. Moreover, the AGC circuit is provided with a control signal output circuit 120 detecting the amplitude of the output signal of the filter circuit 102 and outputting a digital control signal to set the gain of the gain variable amplifier circuit 101 and a gain setting circuit 105 to set the gain of the gain variable amplifier circuit 101 with the digital control signal resulting from interpolating the digital control signal from the control signal output circuit 120, and the input of the gain variable amplifier circuit 101 connects to the input terminal and the output of the filter circuit 102 is connected to an output terminal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-267613

(43)公開日 平成4年(1992)9月24日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H03G	3/02	Α	7239-5 J		
	3/20	Α	72395 J		
H 0 4 B	3/06	В	8226-5K		

審査請求 未請求 請求項の数1(全 4 頁)


(21)出願番号	特顧平3-28310	(71)出顧人	000004237
			日本電気株式会社
(22)出顧日	平成3年(1991)2月22日		東京都港区芝五丁目7番1号
		(72)発明者	井波 大二郎
			東京都港区芝五丁目7番1号日本電気株式
			会社内
		(74)代理人	弁理士 内原 晋
	•		

(54) 【発明の名称】 AGC回路

(57) 【要約】

【構成】このAGC回路は利得特性をディジタル制御信号により切換え可能な利得可変増幅回路101と、利得可変増幅回路101の出力を入力とするフィルタ回路102とを備える。また、フィルタ回路102の出力信号の振幅を検出しかつ利得可変増幅回路101の利得を設定するためのディジタル制御信号を出力する制御信号出力回路120と、制御信号出力回路120からのディジタル制御信号を内挿したディジタル制御信号により利得可変増幅回路101の利得を設定する利得設定回路105とを備え、利得可変増幅回路101の入力を入力端子に接続し、フィルタ回路102の出力を出力端子に接続している。

【効果】利得可変増幅回路の利得の変化に起因する過渡 応答を極めて小さくすることができる。この結果、利得 の切換え直後においても誤り率の増加を防止できる。



1

【特許請求の範囲】

【請求項1】 利得特性をディジタル制御信号により切 換え可能な利得可変増幅回路と、前配利得可変増幅回路 の出力を入力とするフィルタ回路と、前記フィルタ回路 の出力信号の振幅を検出しかつ前記利得可変増幅回路の 利得を設定するためのディジタル制御信号を出力する制 御信号出力回路と、前記制御信号出力回路からのディジ タル制御信号を内挿したディジタル制御信号により前記 利得可変増幅回路の利得を設定する利得設定回路とを備 え、前記利得可変増幅回路の入力を入力端子に接続し、 前記フィルタ回路の出力を出力端子に接続したことを特 徴とするAGC回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル伝送システム の自動線路等化器等に使用されるAGC回路に関する。 [0002]

【従来の技術】通常、加入者線を介してディジタル伝送 を行う場合、伝送路の損失特性により信号が減衰する。 このため、信号受信部において元のディジタル符号を再 20 る。 生する場合、線路損失に応じて利得制御を行なうAGC 機能が必要となる。

【0003】図2はディジタル伝送装置の受信部に用い られるAGC回路の従来例の構成を示す。このAGC回 路において、受信信号は入力端子Aから入力され、利得 可変増幅回路101で線路による損失に応じて増幅され た後、帯域通過フィルタ102により高周波雑音等の不 要信号成分が除去され、出力端子Bより出力される。出 力信号は復調器等に入力され、最終的にディジタル符号 を得る。利得可変増幅回路101の利得は、出力信号の 30 0と、ディジタル制御信号d11, …, d1mを内挿したデ 振幅をピーク検出回路103でモニタし、基準値より出 力振幅が小さければアップ信号をかつ基準値より出力振 幅が大きければダウン信号をそれぞれアップダウンカウ ンタ104に入力する。従って、アップダウンカウンタ 104より出力されるディジタル制御信号により利得可 変増幅回路101の利得を制御することにより、常に一 定の出力振幅に保たれる。

【0004】利得可変増幅回路101は図3に示すよう に構成される。ここで、容量素子CO, C1, C2, C 3と演算増幅器110とにより反転増幅回路が構成され 40 作においては従来例と同様である。 ている。MOSトランジスタによるスイッチ素子S1, S2, S3へのディジタル制御信号a1, a2, a3の 入力により、入出力間の伝達特性(利得)をステップ的 に変えることができる。

[0005]

【発明が解決しようとする課題】上述した従来のAGC 回路においては、利得可変増幅回路の利得がステップ的 に急激に変化する。従って、後段に接続されたフィルタ により、利得の変化に伴なう過渡応答が生じる。この結 問題がある。

【0006】特に、図5に示すように、過渡応答により 振幅が大きく変化すると、ピーク検出回路が過渡応答波 形により誤動作する可能性があり、この場合には正常な AGC動作を行えない。

2

[0007]

【課題を解決するための手段】本発明のAGC回路は、 利得特性をディジタル制御信号により切換え可能な利得 可変増幅回路と、前記利得可変増幅回路の出力を入力と 10 するフィルタ回路と、前記フィルタ回路の出力信号の振 幅を検出しかつ前記利得可変増幅回路の利得を設定する ためのディジタル制御信号を出力する制御信号出力回路 と、前記制御信号出力回路からのディジタル制御信号を 内挿したディジタル制御信号により前配利得可変増幅回 路の利得を設定する利得設定回路とを備え、前記利得可 変増幅回路の入力を入力端子に接続し、前記フィルタ回 路の出力を出力端子に接続した構成である。

[0008]

【実施例】次に本発明について図面を参照して説明す

【0009】本発明の一実施例を示す図1を参照する と、このAGC回路において、受信信号は入力端子Aか ら利得可変増幅回路101に入力され、帯域通過フィル タ102により高周波雑音等の不要信号成分が除去され た後、出力端子Bより出力される。出力信号は復調器等 に入力され、最終的にディジタル符号が再生される。帯 域通過フィルタ102の出力信号を検出し利得可変増幅 回路101の利得を設定するためのディジタル制御信号 d11, …, d1 を出力するための制御信号出力回路12² ィジタル制御信号 da1, …, danを出力する内挿フィル タ105とを備え、ディジタル制御信号dz1、…、d2。 により利得可変増幅回路101の利得を設定している。 この実施例においては利得可変増幅回路101の利得を 設定するためのディジタル制御信号d11, …, d1.を出 力する回路120は、ピーク検出回路103の出力をア ップダウンカウンタ104に入力し、アップダウンカウ ンタ104の係数値を出力する構成となっている。ピー ク検出回路103及びアップダウンカウンタ104の動

【0010】内挿フィルタ105にはmピットのディジ タル制御信号d11, d12, ···, d1. が入力され、nビッ トのディジタル制御信号 d21, d22, …, d2aが出力さ れる。ここで、n>mであり、内挿フィルタ105によ りより分解能の高い制御信号が生成される。利得が時刻 t=to においてG1 からG2 に1ステップ切り換った と想定する。また、設定のためにm=4, n=7とす る。例えば、 G_1 (1010) 2 · Δ 及び G_2 = (10 11) ・Δと表わされる (Δ:1ステップに相当する) 果、利得の切換え直後において誤り率が増加するという 50 利得,()2 :2 進コードを表わす)。時刻に対する

利得の変化を図4に示す。内挿フィルタ105の出力で は時間の変化及び利得の変化に伴ない高分解能な制御信 号が得られる。すなわち、G1 (1010000) 2・ $(\Delta/8) \text{ $h \in G_2$} = (1011000)^2 \cdot (\Delta/8)$ 8) に利得が細かく変化する。

3

【0011】利得可変増幅回路101ではnビットのデ ィジタル制御信号 d21、 d22、 …、 11 に応じた利得が設 定される。この回路構成は図3に示した従来例と基本的 に同一である。ただし、利得の設定が細かく行えるよう に容量素子及びスイッチ素子が用意されている。前述し たm=4、n=7の場合であれば、利得の最小可変幅は 従来例に比較して1/8に設定される。

【0012】図6はこの実施例のAGC回路の出力信号 波形を示す。利得の切換えが細かくなり、かつ利得変化 がゆるやかになるようにディジタル制御されている。特 に、図4に示すように、内挿フィルタ105の出力にお ける利得変化量が限定されているため、過激な利得切換 えによるスパイク的な雑音を除去することが可能となっ ている。

[0013]

【発明の効果】以上説明したように本発明によれば、デ ィジタル制御信号に内挿を施して利得の変化を細かく

し、利得の変化が急激にならないように制御することに より、利得可変増幅回路の利得の変化に起因する過渡応 答を極めて小さくすることができる。この結果、利得の 切換え直後においても誤り率の増加しないAGC回路が 実現可能となる。

【図面の簡単な説明】


- 【図1】本発明の一実施例を示す構成図である。
- 【図2】従来のAGC回路の一例を示す構成図である。
- 【図3】利得可変増幅回路の構成例を示す。
- 【図4】内挿フィルタの入力及び出力における利得の変 化を表わす図である。
 - 【図5】従来のAGC回路の利得切換え時の出力波形を 示す。
 - 【図6】本発明の一実施例のAGC回路の利得切換え時 の出力波形を示す。


【符号の説明】

- 101 利得可変增幅回路
- 102 帯域通過フィルタ
- 103 ピーク検出回路
- アップダウンカウンタ 104
 - 105 内挿フィルタ
 - 120 制御信号出力回路

[図1]

【図2】





[図3]

[図4]

